ASML与台积电联手，把先进制程的成本往下打。

9月7日，在加州蒙特雷举行的SPIE BACUS年会前夕，两家公司宣布启动一项全行业合作计划：推动高数值孔径极紫外光刻（High NA EUV）的光罩从6英寸向12英寸过渡。

按照时间表，2031年前建成12英寸掩模试验生产线，2033年前让12英寸High NA光刻系统进入先进节点量产。

这背后的商业逻辑很直接：更大的光罩意味着更高的生产效率、更低的芯片制造成本。

同时还能消除当前技术路线中的拼接限制，让芯片制造商更充分地释放High NA EUV的潜力。

对正在疯狂烧钱建AI数据中心的科技巨头来说，先进制程成本每下降一点，AI芯片的性价比就往上升一点。

ASML总裁兼CEO Christophe Fouquet的判断是，未来几代更小、更快、更节能的芯片，都将受益于这一升级。

台积电和三星已经给出了各自的落地节奏。

台积电承诺2030年将High NA技术用于先进制程量产；三星则更早一步，2028年前用于DRAM量产。

台积电董事长魏志强的话，点出了这次合作更核心的意味：“当整个行业携手解决复杂问题时，就能释放出任何一家公司单打独斗都无法实现的潜力。”

从AI数据中心到消费电子，芯片成本一直是决定技术渗透速度的关键变量。

当光刻技术开始向12英寸时代迈进，受益的不只是台积电或三星，而是整条AI算力供应链。