作者｜任天勤

编辑｜陈肖冉

5月25日，中国半导体产业迎来历史性时刻。

这一天，华为在IEEE国际电路系统研讨会上正式发布半导体发展新理论“韬（τ）定律”，首次提出以“时间缩微”替代“几何缩微”的全新演进路径。

也是这一天，A股半导体板块上演“史诗级暴涨”。中华半导体芯片指数（990001.CSI）上涨6.95%，科创50指数上涨5.88%，双双创下历史新高。24只个股刷新历史高点，15只封上20%涨停。

然而仅隔一日，5月26日，板块剧烈分化，中华半导体芯片指数盘中一度重挫3.93%，尾盘虽直线拉升，最终仍收跌1.03%。

就在指数整体承压之际，中京电子、华天科技、沃格光电等个股却逆势涨停，用真金白银为“韬（τ）定律”的落地方向投下关键一票。

一字引爆

5月25日，在上海举行的2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波正式发表“韬（τ）定律”。

这是中国企业首次在全球半导体领域提出系统性的产业发展指导原则。在摩尔定律演进放缓的背景下，该理论为半导体技术发展提供了新的方向，也引发了资本市场对相关产业链的重新关注。

当日早盘开盘后，半导体板块持续走强，午后涨幅进一步扩大。华虹公司午后触及20%涨停，股价报214.8元；中芯国际A股盘中最高涨幅接近20%，最终报收156.0元；兆易创新尾盘涨停，股价报514.85元，市值超3600亿元。

除华为发布新技术的消息外，国产存储龙头长鑫科技IPO进程加速的传闻，也对板块情绪形成一定催化。

何庭波在演讲中介绍，“韬”取自希腊字母τ（tau）的音译，在电路理论中代表时间常数，即信号在电路中完成一次状态切换所需的时间。

τ值越小，电路运行速度越快。韬定律的核心是将半导体技术的优化目标从传统的“几何缩微”转向“时间缩微”，不再依赖缩小晶体管物理尺寸来提升性能，而是通过系统性降低信号传播的时间常数（τ），压缩信号在芯片内部的传输时延，实现性能等效提升。

何庭波用一个通俗的比喻解释两者的区别，如果把芯片比作城市，摩尔定律是通过缩小房屋面积来增加人口密度；而韬定律则是通过优化交通系统，修建高架和隧道，来提升整个城市的通行效率。

华为方面表示，该理论并非停留在实验室阶段。过去六年，公司已基于这一技术路线设计并量产了381款芯片，覆盖多个应用领域。预计2026年秋季发布的新一代麒麟芯片，将首次完整采用逻辑折叠技术。

根据华为的技术路线图，到2031年，基于韬定律的高端芯片晶体管密度将达到等效1.4纳米制程的水平，使14/7nm等成熟工艺能发挥出7/5nm先进制程的实际性能。

技术逻辑

摩尔定律的放缓，是韬定律诞生的直接触发条件。

1965年，英特尔创始人戈登·摩尔提出摩尔定律，指出集成电路上的晶体管数量约每两年翻一番。这一规律在过去半个多世纪里主导了全球半导体产业的发展。但近年来，随着制程工艺逼近原子级，晶体管缩小的技术难度和制造成本都呈指数级上升，摩尔定律的演进速度明显放缓。

与此同时，人工智能、高性能计算等领域对算力的需求持续快速增长，传统的技术路径已难以满足产业需求。全球主要半导体企业都在探索新的技术方向，先进封装、3D堆叠、异构集成等技术成为行业关注的重点。

原商汤智能产业研究院创始院长田丰认为，韬定律的本质是工程优化范式的转变。传统摩尔定律以晶体管几何尺寸为核心优化变量，而韬定律将优化目标转向信号传输的时间常数τ。

影响τ的因素包括互连线电阻、寄生电容、布线结构、系统互联协议等，优化维度从单一的物理尺寸扩展到多个层面。

华为这套理论的核心，是一套从底层到顶层的四层协同优化体系。

在最基础的器件层面，通过优化晶体管和互连的电阻、寄生电容，从物理源头压缩器件级时间常数τ。

往上到电路设计环节，采用独创的“逻辑折叠”技术，打破传统平面布局的限制，将电路重构为多层立体结构，大幅缩短关键路径的走线长度，同时降低信号传播的电阻和电容负载。

再到单颗芯片的整体架构，通过全栈软硬芯协同设计，根据实际工作负载对指令流和数据流进行细粒度控制，最大化提升系统级并行度和运行效率。

最后延伸到多芯片组成的系统层面，定义全新的“灵衢总线”，重构计算系统的互联协议，实现超节点的统一内存编址和原生内存语义，从根本上降低多芯片间的系统通信时延。

对于中国半导体产业而言，这一技术路线具有重要的现实意义。它绕开了对极紫外光刻（EUV）等先进制程设备的依赖，为受制于技术封锁的半导体产业提供了工程级解决方案，推动国内半导体产业从“制程尺寸竞争”转向“时延效率竞争”。

上海财经大学特聘教授胡延平表示，韬定律提供了一种不同于传统制程竞赛的技术体系，为产业发展开辟了新的可能性。

产业影响

韬定律的提出，将对半导体产业链的价值分配产生影响，相关细分领域有望迎来新的发展机遇，同时也存在一定的不确定性。

先进封装是与该技术路线关联最紧密的领域。逻辑折叠和多层堆叠技术对晶圆级混合键合、硅通孔（TSV）、背面互联等先进封装工艺的精度和良率提出了更高要求。

根据市场研究机构YoleGroup的数据，2024年全球先进封装市场规模为460亿美元，预计2030年将达到794亿美元，期间复合年增长率达9.5%，其中2.5D/3D封装的年复合增长率约为23%。

国内的长电科技、通富微电、华天科技等封装企业，以及具备先进封装能力的晶圆代工厂，有望获得更多高端订单。

高速互联和光芯片领域的需求也将随之增长。为解决多芯片系统的通信瓶颈，华为提出了灵衢总线架构，并开发了高密度光互连节点引擎（Hi-ONE），可为每个模块提供8Tb/s带宽。

随着AI算力集群规模的扩大，高速光模块和光芯片的市场需求有望持续提升。

此外，全栈协同设计对EDA工具提出了新的要求，这为国产EDA企业带来了潜在的市场机会。先进封装所需的键合设备、检测设备等，也将成为国产替代的重要方向。

不过，技术成熟度是绕不开的现实考验。逻辑折叠技术的大规模商用还需要经过市场验证，今年秋季发布的麒麟芯片将是重要的测试节点。

产业生态的构建同样任重道远。新的技术路线需要上下游企业的协同配合，形成完整的产业链支撑。

全球巨头的同台竞技也将带来持续压力。英特尔、台积电、三星等国际巨头也在大力发展先进封装和3D堆叠技术，未来市场竞争将更加激烈。

韬定律的发布，是中国半导体产业在技术创新方面的一次重要尝试。它不仅为华为自身的芯片发展提供了新的路径，也为全球半导体产业贡献了新的思路。

未来半导体产业的竞争将不再局限于单一的制程节点，而是演变为制程、架构、系统协同等多维度的综合竞争。

敬告读者：本文基于公开资料信息或受访者提供的相关内容撰写，《不慌实验室》及文章作者不保证相关信息资料的完整性和准确性。无论何种情况下，本文内容均不构成投资建议。市场有风险，投资需谨慎！未经许可不得转载、抄袭！