格隆汇5月25日｜据南方+，在今日举行的2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波正式发表“韬(τ)定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。“韬定律”是什么？为什么它有望突破摩尔定律所面对的困难？要理解“韬定律”这个新方向，得先说清楚半导体领域的“旧定律”。

过去数十年里，半导体的发展进步遵循摩尔定律：集成电路上的晶体管数量大约每两年翻一番，也就是说芯片的性能大约会每隔两年翻一倍。说白了，行业一直追求把晶体管越做越小。晶体管越小，一块芯片上能塞的数量就越多，信号从一个晶体管跑到另一个晶体管的时间也越短。这是一种“几何缩微”的思路。但近年来，摩尔定律撞上了两堵墙：第一堵是物理墙。晶体管已经小到几个纳米级别，大约是几十个原子排成一排的宽度。再往下缩，量子隧穿效应会让电子不受控制地“漏”出去，让晶体管不再可靠。第二堵是经济墙。造一条3纳米芯片的生产线，投资动辄近200亿美元，折合人民币超千亿元。这导致全球范围内能跟进投产的工厂只剩下两三家。

如果把芯片想成一座城市，晶体管是楼房，信号是在城市里跑的车。摩尔定律的做法是：把每条路都修窄，楼挨着楼盖，车从A点到B点的距离短了，通行时间就短了。但现实情况是，现在城市里的路已经窄到车都过不去了，楼距即便可以再窄，意义也不大了。

重点来了：韬定律换了一个思路，让路不需要再变窄、楼距不用再缩小，而是重新设计整个交通系统——修高架、设快车道、优化信号灯。车(信号)跑得更快了，照样能提升城市的运作效率。这是一种“时间微缩”。回头再读何庭波在演讲中的原话，就不难理解了：“韬定律提出以‘时间缩微’替代‘几何缩微’，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度。”